Conception et réalisation d'une inductance active à fort coefficient de qualité et forte linéarité en technologie CMOS 65nm - CentraleSupélec Access content directly
Conference Papers Year : 2011

Conception et réalisation d'une inductance active à fort coefficient de qualité et forte linéarité en technologie CMOS 65nm

Abstract

Cette publication détaille la conception et la réalisation d'une inductance active différentielle en technologie CMOS 65nm. Celle-ci est conçue dans un but de forte linéarité et de fort facteur de qualité (Q>1000). Le défit réside dans la conception même de l'inductance sur une plage de puissance d'entrée allant de -40 à 0dBm. Deux inductances actives ont été conçues et réalisées (0.8nH et 1.1nH). Nous montrons l'intérêt d'utiliser de telles inductances dans les différents blocs d'une chaine d'émission ou de réception reconfigurable.
No file

Dates and versions

hal-00658327 , version 1 (10-01-2012)

Identifiers

  • HAL Id : hal-00658327 , version 1

Cite

Fabien Robert, Philippe Cathelin, Antoine Diet, Martine Villegas, Pascal Triaire, et al.. Conception et réalisation d'une inductance active à fort coefficient de qualité et forte linéarité en technologie CMOS 65nm. JNM 2011, May 2011, Brest, France. ⟨hal-00658327⟩
187 View
1 Download

Share

Gmail Mastodon Facebook X LinkedIn More