Investigation of trap states in Gallium Phosphide / Silicon heterojunction devices from capacitance techniques - CentraleSupélec
Poster De Conférence Année : 2018

Investigation of trap states in Gallium Phosphide / Silicon heterojunction devices from capacitance techniques

Domaines

Science des matériaux [cond-mat.mtrl-sci] Micro et nanotechnologies/Microélectronique Energie électrique Optique / photonique Matériaux

Jean-Paul KLEIDER  : Connectez-vous pour contacter le contributeur

https://centralesupelec.hal.science/hal-01801510

Soumis le : lundi 28 mai 2018-14:53:00

Dernière modification le : mercredi 30 octobre 2024-13:29:08

Fichier non déposé

Dates et versions

hal-01801510 , version 1 (28-05-2018)

Identifiants

  • HAL Id : hal-01801510 , version 1

Citer

Médéric Descazeaux, Delfina Munoz, Arouna Darga, Jean-Paul Kleider. Investigation of trap states in Gallium Phosphide / Silicon heterojunction devices from capacitance techniques. EMRS Spring Meeting 2018, Jun 2018, Strasbourg, France. ⟨hal-01801510⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CEA UNIV-SAVOIE UPMC UGA CNRS CENTRALESUPELEC GEEPS PHEMADIC DRT UNIV-PARIS-SACLAY LITEN SORBONNE-UNIVERSITE CEA-GRE SU-SCIENCES GEEPS-MATERIAU GS-ENGINEERING GS-PHYSIQUE INSTITUT-SCIENCES-LUMIERE INES
107 Consultations
0 Téléchargements

Partager

More