A circuit-level inverter-based switched capacitor integrator model justified by post-layout simulations of an incremental sigma-delta converter - CentraleSupélec
Article Dans Une Revue Analog Integrated Circuits and Signal Processing Année : 2021

A circuit-level inverter-based switched capacitor integrator model justified by post-layout simulations of an incremental sigma-delta converter

Domaines

Micro et nanotechnologies/Microélectronique Electronique Traitement du signal et de l'image [eess.SP]

Caroline Lelandais-Perrault  : Connectez-vous pour contacter le contributeur

https://centralesupelec.hal.science/hal-03323962

Soumis le : lundi 23 août 2021-10:50:40

Dernière modification le : mercredi 30 octobre 2024-13:29:11

Fichier non déposé

Dates et versions

hal-03323962 , version 1 (23-08-2021)

Identifiants

Citer

Li Huang, Caroline Lelandais-Perrault, Anthony Kolar, Philippe Bénabès. A circuit-level inverter-based switched capacitor integrator model justified by post-layout simulations of an incremental sigma-delta converter. Analog Integrated Circuits and Signal Processing, 2021, 107 (1), pp.51-64. ⟨10.1007/s10470-021-01813-2⟩. ⟨hal-03323962⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS CENTRALESUPELEC GEEPS UNIV-PARIS-SACLAY SORBONNE-UNIVERSITE SU-SCIENCES GEEPS-ELECTRONIQUE GS-ENGINEERING GS-PHYSIQUE INSTITUT-SCIENCES-LUMIERE
66 Consultations
0 Téléchargements

Altmetric

Partager

More